介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法.使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出.本系统设计简单,调试方便.只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统.仿真测试结果表明:SDRAM时钟频率工作在71 MHz下可以确保视频流的流畅性.而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽.本设计还具有一定的灵活性.
参考文献
| [1] | 王骞;丁铁夫.高速图像存储系统中SDRAM控制器的实现[J].液晶与显示,200621(01):48-51. |
| [2] | 吉倩倩;苏光大;向守兵.嵌入式邻域图像并行处理机的液晶显示系统设计[J].液晶与显示,201126(06):768-773. |
| [3] | 吕耀文;王建立;曹景太.移动便携图像存储系统的设计[J].液晶与显示,201227(05):697-702. |
| [4] | 刘少华;陈明义.基于FPGA的高速海量FIFO的设计[J].信息技术,200933(09):52-54. |
| [5] | 李耀荣;王兴军;梁利平.SOC总线仲裁算法的研究[J].微计算机信息,20076(02):113-115. |
| [6] | 王鸣浩;吴小霞.基于FPGA的通用液晶显示控制器的设计与实现[J].液晶与显示,201227(01):87-88. |
| [7] | 田耕;徐文波;胡彬.Xilinx ISE Design Suite 10.X FPGA开发指南[M].北京:人民邮电出版社,2008 |
上一张
下一张
上一张
下一张
计量
- 下载量()
- 访问量()
文章评分
- 您的评分：
-
10%
-
20%
-
30%
-
40%
-
50%