基于FPGA的数字视频多窗口内存地址生成器设计

液晶与显示 , 2006, 21(6): 708-713. doi: 10.3969/j.issn.1007-2780.2006.06.023

基于FPGA的数字视频多窗口内存地址生成器设计

冯永茂 ^1, , 徐秀知 ^2, , 邓春健 ^3, , 丁铁夫 ^4,

1.中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033;中国科学院,研究生院,北京,100039

2.中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033;中国科学院,研究生院,北京,100039

3.中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033;中国科学院,研究生院,北京,100039

4.中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033

基金项目: 国家科技创新基金(020262112(0540))

关键词：数字视频处理 , FPGA , 地址映射 , 缓存操作

Digital Video Multi-window Memory Address Generator Design Based on FPGA

通过变更地址计数器输出值到内存地址的映射关系,以最小的逻辑资源在单时钟周期内实现了数字视频处理中所需的内存地址偏移与跳变计算.阐述了该方法在数字视频并行处理中的基本应用、基本的设计与分析思路,以视频处理中常用到的逐行、逐列扫描方式为实例,介绍了行向窗口分布、列向窗口分布以及混合窗口分布的地址复换器的FPGA逻辑设计和仿真结果,并给出了地址映射变换关系的数学表达式.以基于FPGA的视频传输系统为实例,描述了多种地址生成器的设计方法与具体应用形式.

参考文献

[1]	Snow John F.Digital video test pattern generators[R].San Jose,Calif:Xilinx Inc.,2005.
[2]	Xilinx Inc.Introducing Spartan-3,Spartan-3 for DVT.Xilinx Latest Solution for Digital Video Technologies[R].San Jose,Calif:Xilinx Inc.,2005.
[3]	冯永茂,丁铁夫等.数字视频接口DVI 1.0[J].电子技术应用,2003,29(9):54-57.
[4]	Realtek Inc.RTL8208 Specification[R].Taiwan:Realtek Inc.,2003.
[5]	Altera Corporation.Maxt Plussii getting started[R].San Jose,Calif:Altera Corporation,1977.
[6]	Micron Technology Inc.MT48LC2M32B2-64MSDRAMx32,SDRAM datasheet[R].Boise,Idaho:Micron Technology Inc,2004.
[7]	Micron Technology Inc.TN-48-01,Examples of read modify-write cycles with synchronous[R].Boise,Idaho:Micron Technology Inc,1999.
[8]	Altera Corporation.Cyclone device handbook:On-chip memory implementations using cyclone blocks[R].San Jose,Calif:Altera Corporation,2005.
[9]	Altera Corporation.Quartus Ⅱ Version 5.0 Handbook[R].San Jose,Calif:Altera Corporation,2005.

上一张下一张

计量

下载量()
访问量()

作者相关

文章评分

您的评分：
1

0%
2

0%
3

0%
4

0%
5

0%

材料期刊网

基于FPGA的数字视频多窗口内存地址生成器设计

Digital Video Multi-window Memory Address Generator Design Based on FPGA

参考文献