吕耀文
,
王建立
,
曹景太
,
杨轻云
液晶与显示
doi:10.3788/YJYXS20122705.0697
为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求,设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和T1公司6000系列数字信号处理器(DSP)相结合的硬件电路方案.首先,在FPGA的控制下图像数据缓存到一片SDRAM中,同时读出另外一片SDRAM中缓存的图像,经乒乓操作存储到两块固态硬盘中.其次,DSP与上位机用百兆网连接,在上位机的控制下,DSP从外部存储器接口(EMIF)中获取图像数据后,发送给上位机完成实时显示或者存储图像回放的功能.实验表明:在相机分辨率为640×480、帧频为100 f/s且像素为10位时,该系统可以不丢帧地完成图像存储任务.在不需要实时显示的应用场合,系统可以单独完成脱机存储任务,满足Base型Camera Link相机的便携存储要求.
关键词:
图像存储
,
Camera link接口
,
FPGA
,
SDRAM控制器
,
DSP
刘彪
,
王建立
,
吕耀文
,
曹景太
液晶与显示
doi:10.3788/YJYXS20153002.0269
为了 Camera Link 摄像机的小型化和集成化，设计并实现了基于 FPGA 的 Camera Link 接口的编码输出功能。输出编码分为3个步骤：首先，完成图像像素数据到 Camera Link PORT 的映射；其次，根据 DS90CR287的数据编码要求对 PORT 数据和同步时钟信号进行编码；最后，通过 FIFO 和并串转换功能模块完成图像数据和时钟编码信号的 LVDS信号输出。使用 ModelSim 软件，对像素时钟为40 MHz 的 BASE 模式进行了仿真，同时在实物实验中，完成了像素时钟为40 MHz 的 FULL 模式的实验，通过以上两方面实验验证了设计的 Camera Link 输出编码方案的正确性和可行性。提出的编码方案稳定可靠，可以应用于不同模式下的 Camera Link 编码输出，具有很高的灵活性和应用价值。
关键词:
输出编码
,
Camera Link
,
FPGA
,
摄像机
