齐学梅
,
陈付龙
,
罗永龙
量子电子学报
doi:10.3969/j.issn.1007-5461.2013.05.013
为了检验传输过程中数据的可靠性,设计了容错可逆的汉明码电路.提出了一种新型的可逆逻辑门(FVG),并且完成了FVG门等价的量子实现.利用FVG门和现有的容错可逆门,实现了汉明码编码电路和检测电路.以(7,4)汉明码设计为实例,根据量子代价和延迟对其进行性能评估,结果证明该电路比现有电路的性能提高10％～20％,仿真实验结果显示,电路逻辑结构正确,性能可靠.
关键词:
量子信息
,
可逆逻辑
,
容错
,
汉明码
,
FVG门
,
编码和检测
徐明强
,
管致锦
,
程学云
量子电子学报
doi:10.3969/j.issn.1007-5461.2014.05.011
为了提升可逆比较器的通用性,进一步优化可逆比较器电路.分析了比较器的输入与输出的逻辑关系,提出并设计了一位可逆比较器(OBC)和一位可逆完全比较器(OBCC).在此基础上将这两种器件进行级联,可以快速生成通用可逆比较器的级联电路.与相关文献对比,该级联方法有效地减少了常量输入和垃圾输出的同时,具有较低的量子代价,易于完成多位二进制数值在可逆电路中的比较.
关键词:
量子信息
,
可逆逻辑
,
可逆比较器
,
可逆级联电路
,
量子代价
杨洁
,
汤其妹
,
陈付龙
,
齐学梅
,
叶和平
连铸
doi:10.3969/j.issn.1007-5461.2015.05.014
为了使计算系统具有低功耗和容错能力,基于可逆逻辑设计了一种容错的通用移位寄存器.提出了一种新型的容错可逆逻辑门(Parity-preserving Dflip_flop gate,PP_DFG),利用它和存在的容错门,完成了寄存器和多路数据选择器的设计.综合上述模块,构建了容错可逆的通用移位寄存器电路,用Verilog硬件描述语言建模,仿真显示电路逻辑结构正确.同现有电路相比,根据量子代价、延迟和无用输出对其进行性能评估,结果表明该电路不仅具有容错功能,而且性能提高了16％～48％.设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统.
关键词:
量子计算
,
可逆逻辑
,
容错
,
PP_DFG门
,
移位寄存器
,
仿真
