李刚
,
桑文斌
,
闵嘉华1
,
钱永彪施朱斌1
,
戴灵恩
,
赵岳
无机材料学报
doi:10.3724/SP.J.1077.2008.01049
利用低压垂直布里奇曼法制备了不同In掺杂量的CdZnTe晶体样品, 采用低温光致发光谱(PL)、深能级瞬态谱(DLTS)以及霍尔测试等手段研究了In掺杂CdZnTe晶体中的主要缺陷能级及其可能存在的补偿机制. PL测试结果表明, 在In掺杂样品中, In原子占据了晶体中原有的Cd空位, 形成了能级位于Ec-18meV的替代浅施主缺陷[InCd+], 同时 [InCd+]还与[VCd2-]形成了能级位于Ev+163meV的复合缺陷[(InCd+-VCd2-)-]. DLTS分析表明, 掺In样品中存在导带以下约0.74eV的深能级电子陷阱能级, 这个能级很可能是Te反位[TeCd]施主缺陷造成的.
由此, In掺杂CdZnTe晶体的电学性质是In掺杂施主缺陷、Te反位深能级施主缺陷与本征受主缺陷Cd空位和残余受主杂质缺陷补偿的综合结果.
关键词:
碲锌镉
,
low temperature PL
,
deep level transient spectroscopy
,
defect levels
